

配置 VSCode 的 Verilog 开发环境

1、配置编辑环境 (VSCode 插件)

首先是让 VSCode 能看懂 Verilog，提供语法高亮、代码补全和跳转功能。

1. **安装核心插件**：打开 VSCode，进入扩展商店搜索并安装 **Verilog-HDL/SystemVerilog/Bluespec SystemVerilog** (ID:mshr-h.veriloghdl)。安装后，你的 .v 文件就会有漂亮的语法高亮了。
2. **配置代码跳转**：为了能方便地追踪变量和模块定义，需要配合 **Ctags** 工具。
 - **Windows 用户**：从[这里](#)下载 ctags，解压到一个没有中文和空格的路径（如 D:\ctags），并将该路径添加到系统环境变量 Path 中。
 - **Linux/macOS 用户**：打开终端，运行命令 `sudo apt install universal-ctags` (Ubuntu/Debian) 或 `brew install universal-ctags` (macOS)。
 - **插件中指定路径**：重启 VSCode，在插件管理中找到刚才安装的 Verilog 插件，点击右下角的齿轮打开设置，将 **Ctags: Path** 设置为 `ctags`（如果已加入环境变量）或 `ctags` 可执行文件的完整路径。设置好后，选中变量右键“转到定义”，就能实现跳转了。

2、配置仿真环境 (Icarus Verilog + GTKWave)

见另外一个文件。